중국 대학, Huawei의 ‘LogicFolding’ 아키텍처에 맞춤화된 3D 칩 설계 도구 개발 — 3D 설계를 통해 성능 향상 및 열 관리

South China Morning Post 보도에 따르면, Peking University의 집적회로 학부(School of Integrated Circuits)가 Huawei의 LogicFolding 아키텍처를 위해 특별히 구축된 전자 설계 자동화 (EDA) 도구 프로토타입을 공개했습니다. 연구진이 '진정한 3D (true-3D)' 방식이라고 설명한 이 도구는 각 레이어를 2차원으로 설계한 후 나중에 쌓는 방식이 아니라, 전체 다층 칩을 하나의 수직 구조로 최적화합니다. 오픈 소스 회로 설계에 대한 초기 테스트에서, 이 대학은 기존의 EDA 워크플로우와 비교했을 때 총 내부 배선 길이를 30% 단축했으며, 성능 및 열 관리(thermal management) 측면에서도 개선을 이루었다고 보고했습니다.

이번 발표는 Huawei가 상하이에서 열린 IEEE International Symposium on Circuits and Systems (ISCAS 2026)에서 LogicFolding과 그에 수반되는 Tau Scaling Law를 선보인 지 이틀 만에 나왔습니다. Huawei의 목표는 미국의 수출 통제로 제한된 극자외선 (EUV) 노광 장비 없이도 2031년까지 1.4nm 공정에 상응하는 트랜지스터 밀도를 가진 칩을 생산하는 것입니다.

LogicFolding은 전통적인 2D 회로 레이아웃을 수직 3D 스택으로 접음으로써, 전기 신호가 칩을 통과하는 물리적 경로를 단축하는 방식으로 작동합니다. 이는 핵심 배선의 저항(resistance)과 커패시턴스(capacitance)를 줄여 신호 전파 지연(signal propagation delay)을 압축합니다. 올해 말 출시될 Huawei의 Kirin 스마트폰 프로세서는 이 아키텍처를 사용하는 첫 번째 상용 칩이 될 예정입니다.

Synopsys와 Cadence는 모두 멀티 다이 스태킹(multi-die stacking) 및 첨단 패키징을 위한 3D IC 설계 플랫폼을 제공합니다. 하지만 해당 도구들은 다른 문제를 다룹니다. 즉, 패키지 내에서 별도의 칩렛(chiplet)이나 다이(die)를 통합하는 것입니다. 반면 LogicFolding은 단일 칩 내의 트랜지스터 레벨 로직을 수직 레이어로 접는 방식이며, 이는 별도의 다이를 분할하는 대신 배치 및 배선 (place-and-route) 도구가 전체 수직 구조를 동시에 가로질러 작동해야 하는 다이 내부 (intra-die) 최적화 기술입니다.

보도에 따르면 베이징 대학교(Peking University)의 프로토타입은 다층 구조를 처음부터 통합된 설계 공간 (design space)으로 취급함으로써 이 문제를 해결하지만, 배선 길이 (wire-length)를 30% 개선했다는 그들의 주장이 양산 규모에서도 유지될지는 지켜봐야 합니다.

EE Times China에 따르면, Synopsys, Cadence, Siemens EDA가 각각 전 세계 EDA 시장의 31%, 30%, 13%를 점유하고 있으며, 중국 내 이들의 합산 점유율은 80%를 초과합니다. 미국은 작년 희토류 협상의 일환으로 EDA 수출 제한을 부과했다가 해제한 바 있습니다. 그럼에도 불구하고, 이 사건은 중국 칩 제조사들이 서구권 도구에 얼마나 의존하고 있는지를 극명하게 보여주었습니다.

Empyrean Technology와 Primarius를 포함한 중국의 로컬 EDA 기업들은 아날로그 (analog), 혼성 신호 (mixed-signal), 물리적 검증 (physical verification) 분야에서 진전을 이루었으나, 첨단 노드 (advanced nodes)에서 서구권 기존 업체들과 경쟁할 수 있는 완전한 디지털 설계 흐름 (digital design flow)을 제공하는 곳은 아직 없습니다.

Tom's Hardware의 최고의 뉴스 및 심층 리뷰를 이메일로 직접 받아보세요.

대학의 프로토타입은 양산 등급의 상용 소프트웨어와는 거리가 매우 멉니다. EDA 도구는 칩 제조사들이 신뢰하기까지 수년간의 개발, 파운드리 (foundry)와의 광범위한 공정 설계 키트 (process design kit, PDK) 통합, 그리고 수천 번의 테이프아웃 (tape-out)을 통한 검증이 필요합니다. Huawei 과학자 위원회 의장이자 회사의 반도체 사업부 사장인 He Tingbo는 월요일 미디어 브리핑에서 "어떤 단일 기업도 반도체 진화의 경로를 따라 모든 해답을 독립적으로 찾아낼 수는 없습니다"라고 말했습니다.

최신 뉴스, 분석 및 리뷰를 피드에서 받아보려면 Google 뉴스에서 Tom's Hardware를 팔로우하거나, 우리를 선호 소스로 추가하세요.

Luke James는 프리랜서 작가이자 저널리스트입니다. 법률 분야 배경을 가지고 있지만, 기술의 모든 것, 특히 하드웨어와 마이크로일렉트로닉스 (microelectronics), 그리고 규제와 관련된 모든 것에 개인적인 관심을 가지고 있습니다.