Pre-Charge Half Buffer (PCHB)는 가혹한 환경에서 작동하기 위한 유망한 비동기 디지털 설계 패러다임이지만, 그 소프트 에러 특성은 여전히 충분히 탐구되지 않은 영역입니다. 본 논문은 정적 PCHB 회로에 대한 체계적인 소프트 에러 특성 분석과 경화 트레이드오프 분석을 제시합니다. 내부 노드의 극성 의존적 임계 전하를 추출하기 위해 제어된 트랜지스터 레벨의 결함 주입 프레임워크가 개발되었습니다. 광범위한 시뮬레이션을 기반으로 취약 노드가 식별됩니다. 이중 측 Schmitt 트리거, 단일 측 Schmitt 트리거, 전송 게이트 강화, 중복 기반 중복성 등 네 가지 완화 전략이 구현되었으며, 다섯 가지 대표적인 PCHB 셀에 걸쳐 평가되었습니다. 지연 시간, 에너지, 면적에서의 포괄적인 복원력-오버헤드 비교가 보고되며, 이를 통해 견고한 정적 PCHB 설계를 위한 아키텍처별 경화 가이드라인을 제시합니다.