저가형 FPGA 상의 BNN 기반 객체 감지 구현
요약
본 논문은 저가형 FPGA를 활용하여 Binary Neural Network (BNN) 기반의 YOLOv3-tiny 유사 객체 감지기를 구현한 내용을 다룹니다. 이 시스템은 1비트 가중치와 8비트 활성화 함수를 사용하는 컨볼루션 레이어를 특징으로 하며, 모든 하드웨어 로직이 Verilog RTL로 작성되었습니다. VOC 데이터셋에서 39.6%의 mAP50 성능을 달성했으며, 낮은 전력 및 연산량(0.098 GFLOPs)을 보여 저전력 임베디드 환경에서의 객체 감지 가능성을 입증했습니다.
핵심 포인트
- 저가형 FPGA를 활용하여 BNN 기반의 경량화된 객체 감지 시스템을 구현함.
- 네트워크는 1비트 가중치와 8비트 활성화 함수를 사용하여 연산 효율성을 극대화함.
- 전체 하드웨어 로직(패딩, 이진 컨볼루션 등)이 Verilog RTL로 작성되어 높은 제어력을 확보함.
- VOC 데이터셋에서 mAP50 39.6%의 성능을 달성하며 낮은 연산량(0.098 GFLOPs)을 기록함.
본 논문은 저가형 FPGA(Field-Programmable Gate Array) 상에서 Binary Neural Network (BNN) 기반 YOLOv3-tiny 유사 객체 감지기를 구현합니다. 네트워크는 3203203 RGB 이미지를 입력으로 받습니다. 주요 컨볼루션 레이어는 1-bit 가중치와 8-bit 활성화 함수를 사용하며, Conv1 및 최종 감지 헤드는 고정점 표준 컨볼루션을 사용합니다. 훈련된 ONNX 모델에서 추출된 가중치, 편향 (bias), 양자화 파라미터는 고정점으로 변환되고 COE 파일로 압축되며 Vivado BRAM ROM 에 저장됩니다. 하드웨어는 Verilog RTL 로 완전히 작성되었으며 패딩, 라인 버퍼링, 이진 컨볼루션, 양자화 후처리, 최대 풀링 (max pooling), 감지 헤드 계산 기능을 포함합니다. 입력 채널에 의해 인덱싱되는 Mul_prev 와 출력 채널에 의해 인덱싱되는 Div_current 가 있는 레이어에서 Mul_prev 는 BNN PE(Processing Element) 에 통합되어 축적 시 채널별 보상이 적용됩니다. VOC 데이터셋에서는 39.6% mAP50 성능을 얻었으며, 0.098 GFLOPs 와 0.74 M 파라미터를 사용합니다. RTL 시뮬레이션 결과 최종 원시 감지 출력은 해당 ONNX 노드와 상관관계 계수 0.999964 및 평균 절대 오차 0.020027 을 달성합니다.
AI 자동 생성 콘텐츠
본 콘텐츠는 arXiv cs.AR의 원문을 AI가 자동으로 요약·번역·분석한 것입니다. 원 저작권은 원저작자에게 있으며, 정확한 내용은 반드시 원문을 확인해 주세요.
원문 바로가기