Insights
AI가 자동으로 큐레이션·번역·정리하는 기술 동향 피드입니다.
본 기사는 Verilog HDL을 활용하여 디지털 회로를 설계하고 시뮬레이션하는 과정을 다룹니다. 조합/순차 회로 기술, 테스트벤치 작성법 등을 설명하며, Icarus Verilog와 GTKWave 같은 전문 도구를 사용하여 4비트 카운터의 동작(리셋, 카운팅)을 성공적으로 검증한 내용을 담고 있습니다.
AI 자동 생성 콘텐츠
본 콘텐츠는 Qiita AI의 원문을 AI가 자동으로 요약·번역·분석한 것입니다. 원 저작권은 원저작자에게 있으며, 정확한 내용은 반드시 원문을 확인해 주세요.
원문 바로가기MCP 서버에 관심이 생겨서 알아봤습니다.
AI에게 물어봤습니다.
Desktop-Commander를 사용해 봤습니다.
Verilog를 시뮬레이션 해봤습니다.
네, 알고 있습니다. Verilog는 디지털 회로를 기술하는 하드웨어 기술 언어(HDL)이며, FPGA 설계나 ASIC의 설계 및 검증에 사용됩니다. SystemVerilog (Verilog의 확장으로, 검증 기능이 강화된 것)도 다룰 수 있습니다.
할 수 있는 것
$display$monitor시뮬레이션에 대하여
Verilog를 시뮬레이션하려면 Icarus Verilog(iverilog / vvp)나 Verilator 같은 도구가 필요합니다. 파형을 보려면 GTKWave가 자주 사용됩니다. 귀하의 PC에 이것들이 설치되어 있는지는 아까의 csc와 같은 방식으로 확인할 수 있습니다. 만약 설치되어 있다면, C:\Users\ohisa\claude에서 코드를 작성하고 시뮬레이션까지 함께 할 수 있습니다.
확인해 볼까요?
iverilog가 C:\iverilog\bin에, GTKWave가 C:\iverilog\gtkwave\bin에 있다는 말씀이시군요. 실제로 존재하는지 확인하겠습니다.
iverilog, vvp, gtkwave 세 가지 모두 찾았습니다. 버전은 Icarus Verilog 12.0(devel)입니다.
| 명령어 | 경로 |
|---|---|
| iverilog | C:\iverilog\bin\iverilog.exe |
| ... | |
제공해 주신 set PATH=... 줄은 cmd(배치 파일) 방식의 작성법이지만, 제가 사용하는 것은 PowerShell이므로 같은 내용을 $env:PATH = "C:\iverilog\bin;C:\iverilog\gtkwave\bin;" + $env:PATH | |
| 로 작성하여 통과시켰습니다. 이 PATH 설정은 해당 명령어 내에서만 유효합니다. 따라서, 제가 실행할 때는 매번 이 한 줄을 맨 앞에 붙이거나, 전체 경로(full path)로 호출해야 합니다. |
이렇게 하면 Verilog 시뮬레이션이 가능합니다. C:\Users\ohisa\claude에 회로(예: 카운터)와 테스트벤치를 작성하고, iverilog → vvp로 실행하여 VCD 파형을 출력하는 단계까지 시도해 볼 수 있습니다. GTKWave는 GUI 애플리케이션이므로, 실행하면 화면에 창이 열립니다.
시도해 본다면 어떤 회로를 만들까요? 정해지지 않았다면, 4비트 카운터로 동작 확인을 해볼까요?
4비트 카운터 시뮬레이션이 작동했습니다.
만든 파일 (C:\Users\ohisa\claude)
counter4.v:counter4_tb.v:counter4.vcd:결과 확인 포인트
count=x는 리셋 전이라 값이 미확정 상태입니다. 첫 클럭에서 리셋되어 0이 되었습니다.en=1인 동안은 0부터 15까지 증가하고, 그 다음에 다시 0으로 돌아갑니다(4비트이므로 오버플로우하여 한 바퀴 돕니다).en=0으로 설정하면 값이 유지됩니다(count=2). 이후 rst=1로 인해 0으로 돌아갔습니다.t=5000처럼 되어 있는 것은 ps 단위로 출력되었기 때문입니다. 5000은 5ns를 나타냅니다.파형을 GTKWave에서 볼까요? 실행하면 귀하의 화면에 창이 열립니다.
GTKWave를 실행했습니다(프로세스 ID 5396). 화면에 창이 열려 있어야 합니다. 창 제목이 exe 경로로 되어 있고, counter4.vcd라는 이름이 나와있지 않아, 파형 파일이 로드되었는지는 저로서는 확인할 수 없습니다.
파형 표시 방법
SST페인(Pane)에서 counter4_tb를 클릭합니다. - 아래 신호 목록에서 clk, rst, en, count[3:0]을 선택합니다. - Append(또는 신호를 더블클릭)하여 오른쪽 파형 패인(waveform pane)에 추가합니다. - 파형이 작게 보일 때는 메뉴의 Time → Zoom Fit(또는 Ctrl+Alt+F)으로 전체를 표시합니다.
count[3:0]은 마우스 오른쪽 버튼 클릭 후 Data Format → Decimal로 변경하면 10진수(decimal)로 표시되어 보기 편합니다.
만약 창이 열리지 않거나 신호가 나타나지 않으면 알려주세요.
// 4비트 카운터(동기 리셋, enable 포함)
module counter4 (
input wire clk,
...
`timescale 1ns/1ps
module counter4_tb;
reg clk = 0;
...
이상입니다.