Tsetlin Machine (TM)은 단순한 비트 연산 (bitwise operations) 및 유한 상태 오토마타 (finite-state automata)에 의존하는 논리 기반 머신러닝 접근 방식이며, 이는 엣지 AI 배포에 매우 매력적입니다. 최근 연구들은 Tsetlin Machine (TM) 기반의 보조 프로세서 (co-processor) 및 가속기 설계에 집중해 왔습니다. 이러한 설계들은 높은 성능을 달성하지만, 일반적으로 밀접하게 결합된 인터페이스, 마이크로코드 스타일의 프로그래밍, 그리고 외부 호스트 프로세서에 의존하여 유연성과 프로그래밍의 용이성을 제한합니다. 본 연구에서는 TM 추론에 최적화된 도메인 특화 RISC-V 마이크로프로세서 아키텍처 및 설계 흐름을 제시합니다. RISC-V의 모듈형 구조를 활용하여, 우리는 TM 워크로드에 대해 성능 향상과 에너지 소비 감소를 목표로 하면서도 프로그래밍 가능성을 유지하는 축소 명령어 세트 (reduced instruction subset) 프로세서를 설계합니다. 명령어 프로파일링 (Instruction profiling)을 사용하여 명령어 축소를 유도하였으며, 이어서 TM 추론에 맞춤화된 데이터패스 (datapath) 및 제어 경로 (control path) 단순화를 수행했습니다. 기본 RV32IM 코어와 제안된 축소 코어 모두 여러 데이터셋에 대해 평가되었으며, 추론 중 비트 연산에 의존하여 하드웨어 효율적인 베이스라인 역할을 하는 이진 신경망 (Binarized Neural Networks, BNNs)과 비교되었습니다. 결과에 따르면, TM은 여러 데이터셋에서 실행 시간을 최대 98%까지 단축하면서도 BNN (예: CIFAR-2에서 BNN의 60.0% 대비 최대 88.18%)과 대등하거나 더 높은 정확도를 달성함을 보여줍니다. 또한, 제안된 설계는 에너지 소비를 평균 $29.7 imes$ 감소시켜, 프로그래밍 가능하고 효율적인 엣지 AI 시스템으로서의 효과를 입증했습니다.