엔비디아가 생산 능력 확보를 위해 AI 가속기 공급망 구축에 자금 지원

Nvidia는 10월 21일 GTC Berlin 행사에서 기판(substrates), 첨단 패키징(advanced packaging), 반도체 테스트, 광학 엔진을 아우르는 공급망 파트너들과 여러 건의 대규모 수십억 달러 규모 계약을 발표하며 생산 능력을 확장했습니다. 현재 및 미래 AI 인프라 구축에 제한을 가하는 심각한 병목 현상을 극복하기 위해 마련된 이 계약들은 2028년까지 이어지는 약속과 생산 로드맵을 특징으로 하며, Nvidia를 위한 용량을 확보하고 그들의 AI 가속기 공급망의 복원력(resiliency)과 중복성(redundancy)을 보장합니다. Nvidia CEO인 Jensen Huang은 “우리는 인류 역사상 가장 큰 규모의 인프라 구축 과정에 있습니다. 수요는 비범하며, 병목 현상은 용량입니다”라고 말했습니다. 이어 그는 “저희 공급망 파트너들은 세계 최고의 제조업체들입니다. 저는 그들이 생산 규모를 확대하고 이 새로운 산업 혁명을 구동하는 AI 슈퍼컴퓨팅 시스템을 제공하는 데 도움을 주기 위해 전 세계적으로 역량을 확장해 주는 것에 감사드립니다.”라고 덧붙였습니다.

이 계약들은 두 가지 주요 AI 가속기 공급망 범주인 하드웨어 인터커넥트와 OSAT(Outsourced Semiconductor Assembly and Test)를 다룹니다. 하드웨어 인터커넥트 분야에서 Nvidia는 기판(substrate)과 Co-packaged optics (CPO) 모두의 생산 능력을 확보하고 있습니다. Nvidia는 세계 5대 최대 기판 제조업체 중 세 곳인 Ibiden, Unimicron, Samsung Electro-Mechanics와 계약을 체결하여 자사의 생산 능력 확장을 지원하고 이 용량의 상당 부분을 반도체 기업을 위해 예약했습니다. 회사는 향후 3년 동안 전용 기판 용량을 2.5배 확보할 계획이라고 밝혔습니다. 또한 Nvidia는 SPIL(Siliconware Precision Industries Co., Ltd)과 계약하여 co-packaged optics에 사용되는 광학 엔진의 제조 용량을 2027년 중반까지 15배 확장할 예정입니다.

OSAT 측면에서는 Nvidia와 Amkor가 한국에서 첨단 패키징(advanced packaging) 역량을 확대하여 2028년 말까지 인터포저 웨이퍼 용량을 300% 늘리는 것을 목표로 하고 있으며, 이는 Nvidia 플랫폼의 높은 생산량을 지원하기 위함입니다. 또한 회사는 반도체 테스트 용량도 2027년까지 두 배로 늘릴 계획이며, 현재 Nvidia의 칩 테스트 대부분을 담당하는 세계 최대 반도체 테스트 기업인 KYEC(King Yuan Electronics Co., Ltd.)로부터 용량을 확보하기 위해 11억 달러를 투자할 예정입니다.

Nvidia는 현재 매우 큰 격차로 AI 칩 시장을 선도하고 있으며, 그 강력한 가속기(accelerators)들은 전 세계 대부분의 AI 데이터 센터에 배치되어 있다. 이러한 계약들은 AI 칩 공급망의 주요 병목 현상(bottlenecks)을 목표로 하며, Nvidia가 자신의 위치를 곧 포기할 계획이 아님을 시사한다. 그렇다면 왜 이런 특정 계약들일까? 정확한 세부 사항은 무엇인가? 더 광범위한 전략적 움직임은 어떠한가? 그리고 Nvidia의 경쟁사와 나머지 AI 산업계는 어떤 상황에 놓여 있는가?

병목 현상 해소 (Uncorking bottlenecks)

기판 기반(substrate base), 즉 위에 있는 작은 실리콘 칩을 아래 보드에 연결하는 모든 가속기 패키지의 특수 중간층은 AI 칩 공급망에서 가장 중요한 병목 현상 중 하나이다. 우리가 [종합적인 기판 로드맵(comprehensive substrates roadmap)]에서 상세히 다루었듯이, 이 필수 불가결한 물리적 계층은 소수의 회사만이 제조할 수 있으며, 칩 제조업체들이 [점점 더 많은 구성 요소를 하나의 보드에 패키징함]에 따라 X-Y축과 Z축 모두로 확장되고 있다. Nvidia의 Blackwell 세대는 리티클 크기(reticle-sized)의 GPU 다이 두 개와 HBM3E 스택 여덟 개를 단일 패키지에 배치한다. 그들의 Rubin 및 Rubin Ultra 아키텍처는 훨씬 더 많은 구성 요소를 장착한다. 결과적으로, 각 기판은 개별 기판에 대한 수요가 급증함에도 불구하고, 훨씬 더 많은 재료와 생산 능력을 소비하게 된다.

Fubon Research는 Nvidia가 2028년에 약 1,240만 개의 데이터센터용 AI GPU를 공급할 것으로 추정하며, 이는 2026년 예상치인 820만 개에서 증가한 수치입니다. 각 GPU에는 기판층(substrate layer)이 특징으로 합니다. Nvidia는 Ibiden을 중심으로 향후 3년간 2.5배의 용량 확장을 계획하고 있습니다. 올해 초, 이 회사는 일본에 위치한 Ibiden의 오노 공장(Ono Plant) 지원을 위해 수십억 달러 규모의 생산 능력 예약 선지급 계약을 체결했으며, 이는 해당 공장의 현재 개별 용량의 3배를 목표로 합니다.

2.5배 목표에 도달하기 위해 Nvidia는 삼성의 기판 제조 자회사인 삼성전기(Samsung Electro-Mechanics)도 공급업체로 확보했습니다. 삼성전기의 기존 운영에서 나오는 즉각적인 생산 능력 외에도, 이 계약은 부산과 세종 지역의 시설 업그레이드 및 신규 공장을 지원할 것입니다. Nvidia는 2028년까지 기판 제조업체의 생산량 중 상당 부분을 차지할 것으로 예상됩니다. 더 많은 여유분을 확보하기 위해, Nvidia는 대만에서 Unimicron과도 생산 능력 예약 계약을 체결하여 후자의 기판 제조 확장을 지원했습니다. 이 확장 시설은 2028년 중반까지 최대 용량에 도달할 것으로 예상되지만, 2027년 2분기부터 생산 능력을 제공하기 시작할 것으로 기대됩니다.

엔비디아가 10월 21일 발표한 생산 능력 확장 목록의 다음 항목은 공동 패키징 광학(co-packaged optics)입니다. 차세대 속도가 레인당 224 Gbps를 초과하면서, 보드 위의 기존 구리 트레이스(copper traces)는 프로세서에서 보드의 가장자리까지 단 몇 인치 거리를 이동하는 데이터조차도 상당한 전력을 소비합니다. 이를 해결하기 위해 업계는 광학 엔진을 공동 패키징 광학(co-packaged optics)을 통해 액셀러레이터 패키지 자체 내부로 옮기고 있습니다. 엔비디아는 오랫동안 실리콘 포토닉스(silicon photonics)와 공동 패키징 광학(co-packaged optics)에 대한 계획을 상세히 설명해 왔으며, 이는 미래 AI 액셀러레이터 패키지의 표준으로 자리매김하고 있습니다. 이 회사는 대만 광학 엔진 제조업체인 SPIL과 계약을 체결하여 2027년 중반까지 생산 능력을 1,400% 확장할 예정이며, 2028년 말까지 다시 두 배로 늘릴 계획입니다.

패키징 용량 4배 증가, 테스트 역량 두 배 증대, 그리고 미국 시설 전용 11억 달러 투자

흥미롭게도 세계 최대 반도체 기업인 Nvidia는 단 하나의 팹(Fab)도 소유하고 있지 않습니다. TSMC가 로직 칩을 제조하고 이를 메모리 칩과 실리콘 인터포저에 결합하면, Amkor와 같은 최종 조립 회사들이 이 통합 모듈을 기판 및 보호 케이스와 함께 최종 가속기 패키지로 패키징합니다. 이러한 최종 단계에는 코패키지 광학 칩(co-packaged photonics chips)이 점차적으로 통합되고 있습니다. Nvidia가 Amkor와 체결한 계약은 한국에서 첨단 패키징 역량을 확장함으로써, Amkor의 인터포저 웨이퍼 용량을 2028년 말까지 300% 이상 확대하는 것을 목표로 합니다. Amkor는 이 계약 규모가 13억 달러(USD $1.3 billion)이며, 이를 통해 Nvidia가 Amkor에 대한 총 투자액을 애리조나 및 한국 시설 전반에 걸쳐 30억 달러(USD $3 billion)까지 늘린다고 확인했습니다.

최종 조립이 완료된 Nvidia AI 가속기 패키지는 극한 테스트를 위해 KYEC로 출하됩니다. KYEC는 현재 Nvidia의 거의 모든 칩 테스트를 담당하고 있습니다. 따라서 Nvidia가 미국, 대만, 싱가포르에 위치한 KYEC 시설 전반의 확장을 통해 반도체 테스트 역량을 2026년 대비 2027년에 두 배로 늘릴 것으로 예상하는 것은 놀라운 일이 아닙니다. Nvidia는 지난 10월 13일, KYEC와 계약을 체결하고 KYEC의 새로운 14억 달러(USD $1.4 billion) 미국 시설에서 테스트 역량을 확보하기 위해 11억 달러(USD $1.1 billion)를 지불할 예정입니다. 이 시설에서는 2027년 4월에 대규모 양산이 시작될 예정입니다. 이 자금은 국내 테스트 역량을 구축하고 국내 공급망을 강화하는 데 사용됩니다. 동시에 KYEC는 싱가포르에서도 운영 확장을 공격적으로 진행하고 있으며, 이곳에서는 2027년 2월에 대규모 양산이 시작될 것으로 예상합니다.

더 큰 그림 (The bigger picture)

엔비디아(Nvidia)는 차세대 AI 가속기(AI accelerators)에 대한 예상 수요를 충족시키기 위해 생산 능력과 장기 공급 약정 확보에 공격적으로 나서고 있습니다. 회사의 2026년 8월 재무 공시 자료에 따르면, 엔비디아는 2026년 7월까지 총 2,790억 달러 규모의 미결제(outstanding) 공급 및 제조 능력 약정액을 확보했습니다 [https://www.tomshardware.com/tech-industry/big-tech/nvidia-revenue-tops-usd96-billion-as-memory-commitments-soar-to-usd160-billion-ceo-jensen-huang-says-ai-has-reached-its-inflection-point]. 이후 회사 측은 여러 건의 추가 계약을 체결했습니다. 이러한 약정들은 메모리 및 칩 생산에 특히 초점을 맞춘 미래 부품 구매와 제조 능력 예약을 다루고 있습니다. 최근 합의된 내용과 결합하여, 엔비디아는 반도체 제작(semiconductor fabrication) 및 HBM 메모리부터 기판(substrates), 첨단 패키징(advanced packaging), 광학 인터커넥트(optical interconnects), 최종 조립(final assembly), 테스트에 이르기까지 AI 가속기 공급망의 거의 모든 단계를 확보하고 있습니다.

물론, 업계 전체가 좌시하고 있는 것은 아닙니다. AMD는 2026년 5월 21일, 첨단 패키징 및 제조 파트너십을 목표로 대만 반도체 생태계 전반에 걸쳐 100억 달러 이상의 투자를 발표했습니다. 이사 수(Lisa Su) CEO는 2026년 10월 6일에 AMD가 이러한 투자를 더욱 늘릴 계획임을 확인했습니다. 회사는 TSMC, 패키징 파트너, 기판 제조업체 및 메모리 공급업체와 협력하여 2027년에 생산량을 대폭 늘리는 작업을 진행하고 있습니다.

Google과 Amazon 역시 자체적인 [맞춤형 TPU (custom TPU)] 및 [Trainium] 가속기 프로그램을 공격적으로 확장하고 있습니다.

한편, Intel은 자사 파운드리 및 첨단 패키징 운영을 점점 제약받는 TSMC의 생산 능력에 대한 대안으로 포지셔닝하고 있습니다. 이 회사는 [EMIB-T 패키징 기술]을 확장하고 있으며, 보고서에 따르면 Google은 이미 2028년에 3백만 개 이상의 TPU를 패키징하기 위해 Intel의 용량을 확보한 것으로 알려졌습니다. 또한 Intel은 주요 외부 고객을 유치하기 위해 [18A 및 14A 제조 공정]을 발전시키고 있습니다.

삼성 역시 반도체 운영을 확장하고 있습니다. 이 한국 기업은 2026년 2분기 기준 매출액으로 글로벌 파운드리 시장의 약 5.9%를 차지했으며, 자사의 2nm 제조 기술을 강화하고 텍사스주 테일러 시설을 2027년 양산에 대비시키고 있습니다. 당사의 종합적인 삼성 파운드리 로드맵에 자세히 설명된 바와 같이, 이 회사는 TSMC와의 상당한 격차를 줄이기 위해 제조 운영에 막대한 투자를 하고 있습니다.