AI 워크로드의 계산 수요가 증가함에 따라 에너지 효율적인 인메모리 (In-memory) 및 근접 메모리 (Near-memory) 컴퓨팅 아키텍처의 필요성이 심화되었습니다. 특히 데이터 이동은 종종 계산 자체보다 훨씬 더 많은 에너지를 소비하기 때문입니다. 완전 디지털 (Fully digital) 아키텍처는 강력한 확장성을 제공하고 더 높은 해상도의 계산을 지원하는 반면, 아날로그 인메모리 컴퓨팅은 저정밀도 (Low-precision) 워크로드에 대해 개선된 에너지 효율성을 입증해 왔습니다. 그러나 주변부의 DAC (Digital-to-Analog Converter) 및 ADC (Analog-to-Digital Converter)에 대한 의존성은 추가적인 전력, 면적 및 설계 오버헤드를 발생시킵니다. 이러한 과제를 해결하기 위해, 본 연구는 저정밀도 곱셈-누산 (MAC, Multiply-and-Accumulate) 연산을 위한 시간 영역 (Time-domain) 근접 메모리 컴퓨팅 아키텍처를 제시합니다. 제안된 방식에서는 SRAM에 저장된 디지털 가중치 비트가 전류 스티어링 (Current-steering) DAC를 사용하여 변환되는 한편, 디지털 입력 벡터는 N-펄스 생성기 (N-pulse generator)에 의해 인코딩됩니다. 이를 통해 디지털 친화적인 인터페이스를 유지하면서 시간 영역에서 곱셈을 수행할 수 있습니다. 두 가지 누산 방식인 지연 셀 (Delay-cell) 기반 아키텍처와 카운터 (Counter) 기반 아키텍처를 조사하였으며, 설계 트레이드오프 (Trade-off), 선형성 (Linearity), 확장성 (Scalability) 및 전력 효율성 측면에서 비교하였습니다. 기술 이식성 (Technology portability)을 높이기 위해 N-펄스 생성기와 카운터는 RTL 합성을 사용하여 구현하였으며, 전류 스티어링 DAC는 아날로그 영역에 그대로 두었습니다. 1V 공급 전압을 사용하는 4 x 4 MAC 프로토타입을 구현하였으며, 40 MHz의 동작 주파수, 42 uW의 소비 전력, 그리고 7.62 TOPS/W의 에너지 효율을 달성하였습니다.