새로운 반도체 기업인 TYLsemi(Tile Semi로 발음)가 이번 달, 4,300만 달러 규모의 초기 단계 투자 유치와 함께 AI 인프라를 위한 맞춤형 프로세서 개발을 단순화하려는 야심 찬 계획을 발표하며 공식적으로 모습을 드러냈습니다.

수십 개의 계약 칩 설계업체들이 다양한 복잡도의 맞춤형 프로세서를 개발할 수 있습니다. 하지만 개발 주기를 가속화하고 리스크를 줄이기 위해 표준 칩렛 (chiplets)을 사용하여 맞춤형 실리콘 (custom silicon) 설계 서비스를 제공할 수 있는 기업은 소수에 불과합니다. TYLsemi는 그 대열에 합류하는 것을 목표로 하고 있습니다. 우리는 이 신생 기업이 어떻게 이를 해낼 수 있을지 알아보기 위해 창립자들과 이야기를 나누었습니다.

스텔스 모드에서 등장

단순히 또 다른 맞춤형 ASIC 설계 업체로서 경쟁하기보다는, TYLsemi는 재사용 가능한 표준 기반의 연결성 (connectivity), 전력 공급 (power delivery), 그리고 궁극적으로는 메모리 칩렛 (memory chiplets)을 제공하여 고객이 자신들만의 차별화된 컴퓨팅 실리콘 (compute silicon)과 결합해 독특한 시스템 인 패키지 (system-in-package)를 구축할 수 있도록 할 계획입니다. 반도체 개발을 직접 수행할 의도가 없는 기업들을 위해, TYLsemi는 차별화된 칩렛 (chiplet)의 설계 및 구현, 패키징 (packaging), 자격 검증 (qualification), 그리고 대량 생산을 포함하는 엔드 투 엔드 (end-to-end) 서비스를 제공할 예정입니다. 이는 본질적으로 실리콘 개발 기술이 없는 기업들도 자신들만의 멀티 칩렛 (multi-chiplet) 프로세서를 제공할 수 있게 해줍니다.

TYLsemi

(이미지 출처: TYLsemi)

TYLsemi는 Alphawave, SiFive, Cadence, Rambus 및 기타 칩 기업에서 글로벌 엔지니어링, 운영 및 비즈니스 팀을 이끌었던 반도체 베테랑인 Mohit Gupta와 Sunil Bhardwaj가 공동 창립하였으며, 이들은 표준 및 맞춤형 실리콘 (custom silicon) 모두에 대해 풍부한 경험을 보유하고 있습니다. TYLsemi의 공동 창립자이자 최고 경영자(CEO)인 Mohit Gupta는 사전 승인된 칩렛 (chiplets) 및 맞춤형 ASIC 설계에 특화된 회사를 설립할 적기가 바로 지금이라고 믿고 있습니다.

"칩렛 (Chiplets)에 대한 논의는 78년 전부터 있어 왔지만, 지난 34년 사이에 몇 가지 변화가 있었습니다."라고 Gupta는 _Tom's Hardware Premium_에 말했습니다. "첫째, 첨단 패키징 (advanced packaging) 기술이 크게 성숙했습니다. 이제 대량 생산 단계에서 다양한 2.5D 및 3D 통합 옵션이 존재합니다. 고객은 단 하나의 패키징 기술이나 공급업체에 국한되지 않습니다. TSMC, Intel, ASE, Amkor를 포함한 파운드리 (foundries) 및 OSAT (외주 반도체 패키징 테스트 및 조립 업체)로부터 다양한 옵션을 선택할 수 있습니다. 둘째, 다이 간 (die-to-die) 표준이 등장했습니다. 과거에는 대부분의 칩렛 구현이 독자적인 인터페이스에 의존했습니다. 이제 UCIe (Universal Chiplet Interconnect Express)가 하이퍼스케일러 (hyperscalers)를 포함한 생산 배치 단계로 넘어가고 있으며, 이는 이종 통합 (heterogeneous integration)을 훨씬 더 실용적으로 만듭니다. 셋째, 공급망 회복탄력성 (supply-chain resilience)이 매우 중요해졌습니다. 고객들은 단일 장애점 (single point of failure)을 갖기보다 모듈식이며 잠재적으로 다중 소스 (multi-source) 전략을 취하기를 점점 더 원하고 있습니다. 이러한 요소들이 4~5년 전에는 존재하지 않았던 환경을 만들어냈습니다."

AMD와 Nvidia를 통해 이미 확인했듯이, AI 가속기 (AI accelerators)는 멀티 칩렛 (multi-chiplet) 설계의 혜택을 받는 주요 애플리케이션 중 하나가 될 것입니다.

"AI 가속기 시장은 2033년까지 6,040억 달러 규모에 도달할 궤도에 올라 있으며, 특정 하이퍼스케일러 워크로드에 맞춰 구축된 맞춤형 실리콘 XPU가 가장 빠르게 성장하는 부문입니다."라고 Gupta는 말했습니다. "그 정도 규모에서는 칩렛 기반 설계가 더 이상 선택 사항이 아니지만, 아직 이 시장에 전체 포트폴리오를 가지고 서비스하는 순수 칩렛 전문 기업은 없습니다. TYLsemi는 표준 기반 칩렛을 UCIe 기반의 다이 간 (die-to-die) 연결성, XPU 인지 설계 (XPU-aware design), 패키징 및 통합과 결합하여 그 격차를 메웁니다. 이를 통해 고객에게 AI 시대의 실리콘으로 가는 빠르고 검증된 경로를 제공합니다."

칩렛 경제학 (Chiplet economics)

칩렛 경제학 (Chiplet economics)

오늘날 대다수의 AI 및 HPC 가속기는 매우 큰 다이 (die) 크기를 특징으로 하며, 많은 경우 레티클 (reticle) 크기에 육박합니다. 하지만 최신 공정 기술 (modern process technologies)이 점점 더 복잡해짐에 따라, 파운드리 (foundries)들은 새로운 노드에 대한 견적 가격을 인상하는 경향이 있습니다. 약 5년 전만 해도 최첨단 웨이퍼 (leading-edge wafer)의 처리 비용은 약 15,000달러였으나, 오늘날 그 가격은 약 30,000달러에 달합니다. 그 결과, 최첨단 노드에서 레티클 한계에 가까운 크기로 구현된 대형 칩은 이를 감당할 수 있는 소수의 칩 설계자들에게만 선택 가능한 옵션이 되고 있습니다. 신규 진입자들에게는 첨단 패키징 (advanced packaging)과 UCIe와 같은 표준화된 인터커넥트 (standardized interconnects)를 통해 가능해진 멀티 칩렛 (multi-chiplet) 설계가 훨씬 더 합리적인 대안이 되기 시작합니다.

TYLsemi

(이미지 출처: TYLsemi)

"다이 (dies) 크기가 500 – 600 mm² 범위에 들어서면 수율 곡선 (yield curve)을 관리하기가 점점 더 어려워집니다. 레티클 크기의 다이에서 타이밍 클로저 (Timing closure)를 달성하는 것 또한 도전적인 과제입니다"라고 Gupta는 설명했습니다. "저는 레티클 크기의 가속기 작업을 수행한 적이 있는데, 99%에서 마지막 1%에 도달하는 과정에는 불균형적으로 더 많은 엔지니어링 노력이 필요할 수 있습니다."

TYLsemi는 자사의 칩렛 (chiplet) 접근 방식이 100,000개의 장치 규모에서 총 소유 비용 (TCO)을 57% 절감할 수 있을 것으로 추정합니다. 구체적으로는 700 mm² 크기의 단일 칩 (monolithic) 3nm급 칩의 비용인 3억 5,000만 달러에서, 500 mm² 3nm급 컴퓨트 다이 (compute die)와 N-1 공정으로 제작된 네 개의 100 mm² I/O 칩렛 (chiplet)을 결합한 설계의 비용인 1억 5,000만 달러로 낮출 수 있다는 것입니다. TYLsemi는 단일 칩 (monolithic chip)의 단가는 3,000달러인 반면, SiP (System-in-Package)의 비용은 약 600달러가 될 것이라고 믿고 있습니다. 회사는 이러한 비용 절감의 원인을 더 높은 수율 (yield), 재사용 가능한 I/O 실리콘 (silicon), 더 낮은 IP 라이선스 및 엔지니어링 비용, 그리고 실질적으로 더 낮은 단위당 실리콘 비용 덕분이라고 설명합니다. 다만, 회사는 이 수치들이 실제 제조 비용이라기보다는 예시적인 추정치임을 강조합니다. 또한, 멀티 칩렛 (multi-chiplet) 설계는 개발과 수율 확보가 더 빠르기 때문에 대형 단일 칩 (monolithic die)에 비해 더 빠른 제품 교체 (product refresh)를 가능하게 할 수 있습니다.

"I/O는 로직 (logic)과 동일한 방식으로 스케일링되지 않기 때문에, 컴퓨트 (compute)는 2nm 또는 A14로 이동할 수 있는 반면 고속 I/O는 3nm에 머물 수 있습니다."라고 Gupta는 말했습니다. "우리의 전력 공급 (power-delivery) 칩렛 (chiplet)은 훨씬 더 낮은 단계의 공정을 사용할 수 있습니다. 따라서 고객은 모든 기능에 대해 가장 비싼 실리콘 영역 (silicon real estate)을 사용할 필요가 없습니다. [...] 모든 설계에 적용되는 단 하나의 정답은 없습니다. 아키텍처 (architecture), 열 요구 사항 (thermal requirements), 패키지 (package), 그리고 여러 가속기가 통신하는 방식에 따라 적절한 분해 (disaggregation) 지점을 결정해야 합니다. [...] 정확한 파티셔닝 (partitioning)은 애플리케이션 (application)에 따라 달라지겠지만, 여전히 더 나은 총 소유 비용 (TCO)을 얻을 수 있습니다."

TYLsemi는 주로 AI 인프라를 목표로 하고 있으므로, 일반적으로 AI 가속기, 데이터 센터 CPU (data-center CPUs), 고성능 컴퓨팅 (HPC), 네트워킹 및 통신 실리콘, 그리고 이기종 SoC (heterogeneous SoCs)에 사용될 멀티 칩렛 (multi-chiplet) 설계를 구상하고 있습니다. 하지만 TYLsemi는 멀티 칩렛 설계가 이미 소비자용 CPU 및 GPU에 널리 사용되고 있다는 사실을 간과했습니다.

파운데이션 칩렛 (Foundation chiplets)

TYLsemi 제안의 핵심은 파운데이션 칩렛 (foundation chiplets)입니다. 이는 맞춤형 AI 및 인프라 프로세서에서 공통적인 비연산 (non-compute) 기능을 처리하기 위해 의도된 재사용 가능한 빌딩 블록이며, TSMC의 다양한 공정 기술을 사용하여 구현됩니다. 파운데이션 칩렛에는 다음이 포함됩니다:

TYLsemi

(이미지 출처: TYLsemi)

• TYL.IO — 연결성 칩렛 (connectivity chiplets) 제품군으로, UCIe를 통해 연산 다이 (compute die)에 연결되는 32레인 PCIe 7.0/CXL 칩렛인 TYL.IO PCIe, ESUN/UALink 스케일업 (scale-up) 연결을 위한 224G+ SerDes인 TYL.IO Scale, 그리고 공동 패키징 광학 (co-packaged optics)을 위한 TYL.IO EIC를 포함합니다.
• TYL.Power — 수동 소자 (passives)가 내장된 16nm 인패키지 (in-package) IVR 칩렛으로, 연산 다이에 더 가까운 전력을 공급하고 폐루프 제어 (closed-loop control) 및 다이 텔레메트리 (die telemetry)를 사용하여 전력 공급을 개선하도록 설계되었습니다.
• TYL.Mem — 계획 중인 메모리 연결성 칩렛 (memory-connectivity chiplets) 제품군입니다. TYLsemi는 아직 아키텍처나 사양을 공개하지 않았지만, 메모리 컨트롤러 (memory controllers) 및 PHY를 의미한다고 가정하는 것이 타당합니다.

회사가 한정된 자원 속에서 특정 우선순위를 가지고 있기 때문에, 이 칩렛들이 모두 즉시 사용 가능해지는 것은 아닙니다.

"첫 번째 TYL.IO 제품은 일반적으로 대형 서버 프로세서에 위치하는 PCIe 기능을 분리한 것으로, UCIe를 사용하여 호스트 컴퓨팅 다이(compute die)에 연결되는 32레인 PCIe Gen7/CXL 칩렛(chiplet)입니다."라고 Gupta는 설명했습니다. "핵심 아이디어는 CPU 코어는 2nm, A14 또는 다른 최첨단 공정으로 이동할 수 있는 반면, I/O 칩렛은 3nm에 머물 수 있다는 것입니다. 제품군의 다음 제품은 고속 SerDes를 사용하여 랙(rack) 내 XPU 간의 스케일 업(scale-up) 연결성을 다룰 것입니다. 해당 장치는 약 72레인과 약 14 TB/s의 대역폭을 갖추어 상당히 더 커질 것입니다. 또한 우리는 공동 패키징 광 연결(co-packaged optical connectivity)을 위한 EIC 로드맵도 보유하고 있습니다. 첫 번째 I/O 제품의 샘플은 2027년 하반기에 나올 것으로 예상합니다."

이러한 칩렛들은 독립적인 구성 요소로 사용되거나, TYLsemi의 엔드 투 엔드(end-to-end) 맞춤형 실리콘 플랫폼인 TYL.Forge를 통해 고객이 TYLsemi에 설계하여 전달한 고객용 컴퓨팅 다이와 통합될 수 있습니다.

TYL.Forge

TYL.Forge는 TYLsemi 비즈니스의 핵심 동력 중 하나라고 할 수 있는데, 이 프로그램은 자체적인 컴퓨팅 아키텍처나 컴퓨팅 다이를 보유하고 있지만, 자체적으로 SiP(System-in-Package)를 구축하거나 반도체 공급망 전체를 관리할 수 없는 기업들을 대상으로 하기 때문입니다.

"시장에는 더 큰 맞춤형 실리콘 기업들이 있지만, 그들 중 상당수는 연간 수십억 달러의 매출을 창출할 수 있는 비교적 적은 수의 고객에게 집중합니다."라고 Gupta는 설명했습니다. "우리는 첨단 맞춤형 실리콘이 필요하면서도 구현 및 공급망 전체에 대해 책임을 질 수 있는 파트너가 필요한 신흥 AI 기업 및 시스템 기업들 사이에서 기회를 보고 있습니다."

TYLsemi

(이미지 출처: TYLsemi)

그러한 고객들은 자신들만의 독자적인 컴퓨팅 RTL을 제공할 수 있으며, TYLsemi는 물리적 구현(physical implementation)을 처리하고 결과물인 컴퓨팅 다이를 사전 검증된 연결성, 전력, 그리고 최종적으로는 메모리 칩렛과 통합합니다. 그 후 회사는 테이프아웃(tape-out), 패키징, 조립, 테스트, 자격 인증(qualification) 및 대량 생산을 관리합니다.

"예를 들어, 대형 가속기(accelerator)를 구축하는 고객이 자사의 행렬 곱셈 엔진(matrix-multiplication engine)을 가져올 수 있습니다."라고 Gupta는 말했습니다. "우리는 커스텀 컴퓨팅 다이(compute die)를 구현하고 이를 우리의 칩렛(chiplets)과 통합할 수 있으므로, 고객은 I/O 및 기타 공통 기능을 다시 발명할 필요가 없습니다. 이는 리스크를 줄이고 시장 출시 기간(time to market)을 단축합니다."

실제로 TYL.Forge는 고객이 개발 프로세스의 어느 단계에서 진입하느냐에 대해 유연한 모습을 보입니다. TYLsemi는 이 플랫폼이 아키텍처(architecture) 및 프론트엔드 설계(front-end design)부터 구현(implementation), 테이프아웃(tape-out), 조립(assembly), 자격 인증(qualification) 및 생산(production)에 이르기까지 모든 과정을 다룬다고 설명합니다. 따라서 고객은 RTL 대신 아키텍처/컨셉(architecture/concept) 단계에서 TYLsemi를 찾아올 수 있으며, 그러면 회사가 실리콘 개발 및 구현을 지원하게 됩니다. 그럼에도 불구하고, TYLsemi는 고객의 핵심 컴퓨팅 아키텍처 자체를 직접 발명할 의도는 없습니다. 또한, 고객은 기존의 컴퓨팅 다이(compute die)를 가져올 수 있으며, TYLsemi는 이를 자사의 칩렛(chiplets)과 결합하여 패키징, 테스트를 거쳐 생산 단계로 넘길 수 있습니다.

"우리는 또한 Arm 및 RISC-V 기반의 서버 프로세서를 개발하는 기업들과도 논의하고 있습니다."라고 Gupta는 말했습니다. "그들이 아키텍처를 개발하면, 우리는 나머지 실리콘을 구현하여 제품을 생산 단계로 가져올 수 있습니다. 이는 고객이 칩의 모든 부분을 위한 팀을 구축할 필요가 없기 때문에 경제적 및 엔지니어링 측면의 이점을 제공합니다."

TYL.Forge의 핵심 장점은 사전 검증된 구성 요소(pre-validated components)의 재사용입니다. 모든 새로운 프로세서에 대해 PCIe 연결성(connectivity) 및 전력 공급(power delivery)과 같은 공통 기능을 매번 개발하는 대신, 고객은 TYLsemi의 사전 검증된 파운데이션 칩렛(foundation chiplets)을 사용하고 엔지니어링 리소스를 차별화된 컴퓨팅 아키텍처, 소프트웨어 및 시스템 설계에 집중할 수 있습니다. 이론적으로 TYLsemi는 제3자 칩렛(고객의 것이 아닌 제3자 칩렛 제공업체의 것)을 통합할 수도 있습니다. 그럼에도 불구하고, 이 회사의 초점은 자체적으로 구축한 SiP(System-in-Package)와 함께 자사의 사전 검증된 칩렛 및 커스텀 실리콘을 제공하는 데 맞춰져 있습니다.