삼성과 다른 업체들을 2년 앞서 ‘도약’하겠다는 CXMT의 4F² DDR5 메모리 계획은 ‘허울뿐인 계획’이라고 지적

중국 메모리 칩 제조업체 CXMT가 기존의 메모리 거인인 삼성, SK하이닉스, Micron을 2년 앞지를 것이라는 최근의 주장은 Rosenblatt의 분석가들에 따르면 종이호랑이에 불과합니다. CXMT의 사장인 Cao Kanyu 박사는 최근 상하이에서 열린 Integrated Chip and Chiplet Conference에서 자사가 DRAM 메모리 칩 어레이에서 비트 라인과 워드 라인의 교차에 의해 둘러싸인 면적을 줄여 메모리 칩을 제조할 계획이라고 주장했습니다.

Rosenblatt의 평가는 Bank of America에 의해서도 뒷받침되며, Bank of America는 EUV 칩 제조 장비에 대한 미국 제재가 CXMT로 하여금 4F² 기술을 선택하도록 강요했다고 덧붙였습니다.

분석가는 칩이 구형 DUV 리소그래피 장비로 제조될 것이기 때문에 CXMT의 4F² 주장은 인상적이지 않다고 말합니다.

DRAM 메모리 칩 제조에서 1비트의 데이터를 저장하는 기본 셀은 1T1C 아키텍처로 불리는 비트 라인, 워드 라인, 커패시터 및 트랜지스터로 구성됩니다. 이 중에서 비트 라인은 데이터 전송을 담당하고 워드 라인은 스위치를 켜고 끄는 것을 담당합니다. 커패시터의 역할은 데이터 비트를 나타내는 전기 전하를 유지하는 것입니다.

6F²로 불리는 표준 설계는 비트 라인과 워드 라인 사이에 오프셋 그리드 패턴으로 엇갈려 배치된 트랜지스터(필러라고도 불림)를 포함합니다. 반면에 4F²는 필러를 비트 라인과 워드 라인 위에 배치하여 메모리 셀의 면적을 줄임으로써 설계를 최적화합니다.

4F²가 면적을 줄일 수 있는 이유는 6F² 셀 설계에서 수평으로 배치되는 비트 라인 접점, 커패시터 및 트랜지스터를 수직으로 적층하기 때문입니다.

결과적으로 4F² 설계는 기존 설계 대비 면적을 최대 50%까지 줄여 이전 설계보다 전력 사용량과 성능 개선을 제공합니다.

그러나 이 방정식에서 핵심적인 역할은 제조 공정 기술이 수행합니다. 10nm와 같은 최신 노드는 메모리 셀의 하프 피치를 줄여 면적을 축소하며, 이는 4F² 수직 적층을 통해서도 가능해진 성과입니다. 반도체 설계에서 하프 피치는 동일한 특징들 사이의 거리의 절반을 의미합니다. 메모리 칩의 경우, 특징은 위에서 강조된 비트 라인과 기타 구성 요소를 의미합니다.

결과적으로 Bank of America의 보고서에 따르면 CXMT는 제조를 통해 하프 피치를 줄이기 위한 EUV 리소그래피 장비를 조달할 수 없기 때문에 4F²에 의존할 수밖에 없는 상황입니다.

그림 1. (a) 주변 게이트 수직 채널 액세스 트랜지스터(VCAT)의 단면도. (b) VCAT 기반 4F DRAM 셀 어레이의 개략도. 이미지: Song, K., Kim, J., Yoon, J., Kim, S., Kim, H., Chung, H., Kim, H., Kim, K., Park, H., Kang, H.C., Tak, N., Park, D., Kim, W., Lee, Y., Oh, Y.C., Jin, G., Yoo, J., Park, D., Oh, K., Kim, C., & Jun, Y. (2010). A 31 ns Random Cycle VCAT-Based 4F $^{2}$ DRAM With Manufacturability and Enhanced Cell Efficiency. IEEE Journal of Solid-State Circuits, 45, 880-888.

분석가들은 비용 및 기타 문제들로 인해 Big Three가 4F² 메모리 셀 설계에 집중하지 못했다고 말합니다.

BofA는 6F² 아키텍처가 DDR4, DDR5 및 High Bandwidth Memory (HBM) 메모리 칩의 업계 표준이며 10년 이상 지속되어 왔다고 설명합니다. 이어 해당 은행은 CXMT가 ASML의 EUV 칩 제조 장비를 사용할 수 없기 때문에 4F²에 집중하고 있을 가능성이 높다고 덧붙였습니다.

해당 은행에 따르면, 메모리 3대 기업은 10년 이상 4F²를 개발해 왔으나 높은 비용, 낮은 수율 및 고객 인증 문제로 인해 양산을 자제해 왔습니다. 직면한 문제 중에는 촘촘한 커패시터와 트랜지스터 배치로 인한 취약한 셀 구조가 포함됩니다.

하지만 BofA는 만약 CXMT가 2027년과 2028년에 대량 생산을 수행하고 Micron, 삼성, SK하이닉스가 여전히 6F²에 집중한다면, 해당 기업이 위협이 될 수 있다고 경고합니다.

Rosenblatt는 4F² 발표가 CXMT에게는 '종이 호랑이' 불과하다고 믿습니다. Micron과 SK하이닉스에 대해 논의하며, 해당 금융 기업은 선도 기업들이 4F²를 연구하고 있지만 새로운 설계가 10nm 미만의 제조 공정 기술에서 도전적이며 비용적 이점을 제공하지 않는다고 덧붙였습니다.

메모리 3대 제조사는 6세대 10nm급 제조 공정 기술 노드에 있으며, CXMT는 15nm 기술을 통해 4F² 제품을 생산할 예정입니다.

CXMT의 제조 장비 파트너인 Naura 또한 해당 기업이 수직 적층 메모리 칩을 생산할 수 있게 하는 획기적인 기술을 시연했습니다.

원문 출처: WCCFTech

※ 해당 기사는 퀘이사존 공식 기사가 아닌 해외 뉴스/기사를 번역한 기사입니다.
퀘이사존 견해와 주관은 포함되어 있지 않습니다.