반도체 산업은 단일 칩 시스템 온 칩 (monolithic systems-on-chip)에서 실리콘 인터포저 (silicon interposers)를 통해 통합되는 이기종, 다중 벤더 2.5D 칩렛 (chiplet) 생태계로 빠르게 전환되고 있습니다. 이러한 패러다임의 변화는 수율, 비용 및 시장 출시 시간 측면에서 엄청난 이점을 제공하지만, 공격 표면 (attack surface)을 급격히 확장합니다. 신뢰할 수 없는 파운드리 (foundries) 및 설계 하우스 (design houses)로부터 칩렛을 통합하는 것은 하드웨어 트로이 목마 (hardware Trojans), IP 해킹 (IP piracy), 그리고 시스템 수준의 통신 취약점 (communication exploits)을 유발합니다. 결정적으로, 칩 수준의 보안 기능과 기존의 신뢰점 (Root of Trust, RoT) 제안은 이러한 맥락에서 불충분합니다. 상호 연결 패브릭 (interconnect fabric) 자체를 포함한 모든 구성 요소가 신뢰할 수 없는 벤더로부터 조달될 수 있기 때문입니다. 본 관점 논문 (perspective paper)은 인터포저 기반 2.5D 통합을 위한 최첨단 보안 전략을 조사하며, 세 가지 위협 범주에 집중합니다: 상호 연결 공격 (interconnect attacks; 스누핑 (snooping), 스푸핑 (spoofing), 중간자 공격 (man-in-the-middle)), 복잡한 위조 공격 (forging attacks)을 포함한 캐시 일관성 (cache coherence) 악용, 그리고 마이크로아키텍처 측면 채널 (microarchitectural side-channel) 위협입니다. 우리는 2.5D 분할 제조 (split manufacturing)를 통한 설계 단계 (design-time) 방어책과, 더 중요하게는 능동형 인터포저를 물리적으로 격리된 2.5D RoT로 구축하는 런타임 (runtime) 방어책을 검토합니다. 이른바 트랜잭션 모니터 (transaction monitors)와 일관성 메시지 검사기 (coherence message checkers)를 신뢰할 수 있는 인터포저 패브릭 내에 내장함으로써, 시스템은 구조적으로 메모리 액세스 권한을 강제하고 범용 칩렛 (commodity chiplets)을 수정하거나 보안을 강화할 필요 없이 일관성 수준의 공격을 무력화합니다. 마지막으로, 이러한 방어책을 실현하는 데 필요한 EDA 흐름 (EDA flows)을 검토하고, 이것이 전체 시스템 점유 면적 (footprint)을 줄이는 동시에 전력 및 신호 무결성 (signal integrity)을 동시에 개선함을 보여줍니다.