프로세싱 인 메모리 (Processing-in-Memory, PIM)는 "메모리 벽(memory wall)"을 극복하기 위한 입증된 패러다임입니다. 그러나 데이터 인덱싱이 바로 이 메모리 벽에 의해 심각한 병목 현상을 겪고 있음에도 불구하고, 인덱싱이 PIM의 독특한 역량을 어떻게 효과적으로 활용할 수 있는지는 여전히 불분명합니다. 본 논문에서는 PIM의 대규모 병렬성(parallelism)과 내재된 데이터 이동(data-movement) 특성을 활용하여 이 격차를 해소하는 인시츄(in-situ) 인덱싱 아키텍처인 PATH를 제시합니다. 구체적으로, 우리는 먼저 삽입(Insert), 검색(Search), 업데이트(Update), 삭제(Delete)라는 근본적인 인덱싱 연산을 메모리 어레이 내에서 직접 실행되는 고도로 병렬화된 인시츄 내용 주소 지정 메모리 (content-addressable memory, CAM) 연산으로 재구성합니다. 해시 인덱스(hash indexes)를 전형적인 사례로 들어, PATH가 기존 해싱 방식의 메모리 액세스(memory accesses), 부하 계수(load factor), 프로세스 지연 시간(process latency) 사이의 내재된 트레이드오프(trade-off)를 어떻게 깨뜨리는지 상세히 설명합니다. 초거대 논리적 버킷(logical buckets)과 인메모리 이동(in-memory moving)을 채택함으로써, PATH는 해시 충돌 해결(hash collision resolution) 비용을 사실상 제거하고 리사이징(resizing) 오버헤드를 크게 줄입니다. 최신 기술(state-of-the-art) 방식들과 비교했을 때, PATH는 삽입 시 $4.7-7.8 imes$ 더 높은 처리량(throughput), $>14.5 imes$ 더 낮은 꼬리 지연 시간(tail latency), 그리고 $>61.4 ext{%}$ 더 적은 메모리 액세스를 달성하여 차세대 데이터 중심 컴퓨팅(data-centric computing)을 위한 확장 가능한 기반을 마련합니다.