마이크론, 차세대 DRAM에 웨이퍼 본딩 및 High-NA EUV 사용 계획

마이크론은 [로드맵에서 4F2 메모리 셀을 폐기]함에 따라, 이번 10년 말까지 더 작은 DRAM 트랜지스터를 사용할 경쟁사들을 따라가기 위해 향후 몇 년 동안 DRAM 장치를 계속 확장하기 위해 다른 방법을 사용해야 합니다. 대신 마이크론은 곧 출시될 1ε DRAM 공정 기술과 함께 웨이퍼 본딩(wafer bonding)을 도입하고, 후속 세대에는 High-NA EUV 리소그래피를 채택할 계획입니다. 한편, 이 회사는 프로세서 위에 직접 통합될 수 있는 수직 고대역폭 메모리(vHBM: vertical high-bandwidth memory)와 수직 엣지 추론 메모리(vEIM: vertical edge inference memory)를 포함한 새로운 유형의 메모리를 개발하고 있습니다.

Tom's Hardware 프리미엄 로드맵

a snippet from the HBM roadmap article

(이미지 출처: Future)

• 최첨단 파운드리 로드맵
• Nvidia 엔터프라이즈 GPU 및 CPU 로드맵
• AMD 엔터프라이즈 GPU 및 CPU 로드맵
• Intel 로드맵 분석 — 14A, Nova Lake, Diamond Rapids 및 AI 가속기 추진

– Co-Packaged Optics (CPO) 파운드리 로드맵

마이크론의 사장 겸 최고 기술 및 제품 책임자(president and chief technology and products officer)인 Scott DeBoer는 이번 주 회사 행사에서 “DRAM은 이 지점에서 원자적 한계에 근접하고 있다”고 말했습니다. 그는 “여러 개의 평면 노드(planar nodes)에 대한 자신감이 있지만, 비용 및 성능 관점에서 최적인 시기에 3D DRAM을 도입하는 데 매우 집중하고 있습니다.”라고 밝혔습니다.

웨이퍼 본딩 (Wafer bonding), High-NA EUV, 그리고 신소재

마이크론의 현재 1γ DRAM 공정은 이미 대량 생산(high-volume manufacturing) 단계에 진입했으며, 그 후속 제품인 1δ는 2027년 하반기에 양산될 예정입니다. 이 후속 제품은 비트 밀도(bit density)를 중간 수준에서 20% 증가시킬 것으로 기대되며, HBM5, vHBM, vEIM을 포함한 미래 AI 메모리 제품에 최적화되어 있습니다. 1δ 외에도 마이크론은 현재 개발 중인 1ε 공정을 통해 웨이퍼 본딩(wafer bonding)을 도입할 계획입니다. 다만, 회사는 웨이퍼 본딩을 어떻게 구현할 것인지 또는 이 기술에서 어떤 개선 효과를 기대하는지에 대해서는 공개하지 않았습니다.

Micron

(이미지 출처: Micron)

후속 세대인 ζÅ와 ηÅ에 대해 마이크론은 DRAM 셀 크기를 계속 축소하기 위해 High-NA EUV 리소그래피 (ζÅ, 제타 옹스트롬, 마이크론의 1세대 서브-10nm급 DRAM 노드)와 신소재 (ηÅ, 에타 옹스트롬, 마이크론의 2세대 서브-10nm급 DRAM 노드)를 채택할 계획입니다. 향후 5년에서 10년 동안 사용될 다수의 차세대 제조 기술에 대해 마이크론은 Albany NanoTech와도 협력하고 있습니다. 물론, Albany NanoTech와 같은 모든 조직과 마찬가지로, 우리는 주로 어느 시점에서든 DRAM 생산에 사용될 수 있는 근본적이거나(fundamental) 경쟁 이전 단계의 지적재산(pre-competitive IP)에 대해 이야기하고 있습니다.

"Albany NanoTech에서 발표한 첨단 리소그래피(advanced lithography)에 대한 우리의 집중이 DRAM의 High-NA EUV 로드맵을 실제로 주도하고 있습니다."라고 DeBoer가 말했습니다. "특히 그곳 Albany에 있는 저희 팀은 향후 5년에서 10년에 초점을 맞추고 있습니다."

Micron

(Image credit: Micron)

마이크론은 또한 3D DRAM 기술을 개발하고 있으며, 이미 로드맵에 두 세대인 3D1과 3D2를 나열했습니다. 하지만 회사는 이 기술이 기존 평면형 DRAM(planar DRAM) 대비 제조 비용, 복잡성 및 성능 면에서 충분한 이점을 제공할 때만 3D DRAM을 도입할 계획이므로, 그 아키텍처나 출시 일정을 공개하지 않았습니다.

마이크론의 CTO는 "로드맵에 있는 세 가지 3D DRAM을 살펴보면 제가 언급했듯이, 여기 지타(zeta)와 에타(eta) 사이에 표시되어 있습니다."라며, "하지만 실제로는 이것이 병렬적인 경로이며, 우리는 비용, 복잡성 및 장치 성능에 이상적인 방식으로 이를 구현할 것입니다."라고 말했습니다.

수직화(Going vertical), 핵심으로 부상

다가오는 DRAM 제품을 위한 새로운 공정 기술을 개발하는 것 외에도, 마이크론은 수직 HBM (vHBM), 수직 엣지 추론 메모리 (vEIM), 다양한 맞춤형 HBM (cHBM) 구현을 포함하여 매우 특정한 사용 사례에 맞춰진 완전히 새로운 유형의 DRAM 제품도 작업하고 있습니다.

Micron

(Image credit: Micron)

vHBM은 메모리 스택을 프로세서(AI 가속기 및 AI GPU 등) 옆이 아닌 바로 위에 배치할 것입니다. 이 접근 방식은 더 짧은 연결 덕분에 실질적으로 낮은 지연 시간과 높은 대역폭을 약속합니다. 그러나 프로세서 위에 메모리를 배치하는 것은 상당한 열적 문제를 야기하며 ASIC 위에 통합될 수 있는 메모리 스택의 수를 제한합니다. 따라서 마이크론은 vHBM이 기존 HBM을 보완할 것으로 예상하며, 기존 HBM은 많은 AI 가속기에서 여전히 대다수의 메모리 용량을 제공할 것입니다.

Micron

(Image credit: Micron)

개발 중인 또 다른 기술은 수직 엣지 추론 메모리(vEIM)입니다. vEIM은 아키텍처 및 패키징 특성 면에서 vHBM과 유사하지만, 목표하는 응용 분야가 다릅니다. vHBM이 고성능 AI 가속기를 위한 최대 대역폭에 중점을 둔다면, vEIM은 자율 주행 차량, 로봇 공학 등 전력 제약 장치에 사용되는 엣지 AI 프로세서의 에너지 효율성에 초점을 맞춥니다. 그럼에도 불구하고, 1세대 vEIM조차도 <1pJ/bit의 에너지로 놀라운 2 TB/s 대역폭을 목표로 하며, 이는 현재 HBM4가 제공하는 수준(2,048비트 인터페이스에서 8 GT/s)과 일치합니다. 마이크론은 고객의 대역폭, 용량 및 전력 요구 사항에 따라 이러한 제품들을 최적화할 계획입니다.

Micron

(이미지 출처: Micron)

이 두 가지 수직 메모리 아키텍처 모두 기존의 마이크로 범프보다 훨씬 조밀한 연결을 가능하게 하는 하이브리드 본딩(hybrid bonding)과 같은 첨단 패키징 기술을 필요로 합니다. 열 관리 역시 특히 vHBM에 있어 매우 중요합니다. 냉각 요구 사항을 충족하기 위해, 마이크론은 메모리 베이스 다이의 뜨거운 영역에서 DRAM 스택으로 열을 전달하는 특수 열 분산 구조를 개발하고 있습니다.

회사는 vHBM, vEIM 또는 cHBM이 언제 상업 생산에 들어갈지 공개하지 않았습니다. 이러한 유형의 메모리 개발에서 중요한 점은 미래의 메모리 성능 개선이 첨단 패키징과 프로세서와의 긴밀한 통합에 점점 더 의존하게 될 것임을 시사하며, 이는 DRAM 제조사와 로직 개발자 간의 협업을 요구할 것입니다. 결과적으로, 메모리는 범용품(commodity)에서 ASIC 설계의 매우 중요한 핵심 요소로 변화하고 있습니다.