양자 컴퓨팅(Quantum computing)이 계속해서 가능성을 입증하고 점점 더 많은 관심을 끌면서, 양자 장치 개발을 진전시키기 위한 더욱 정밀한 실험과 더 많은 도메인 애플리케이션을 검증하기 위한 더 높은 회로 처리량(Circuit throughput)에 대한 필요성이 증가하고 있습니다. 그러나 이러한 필요성은 온칩 BRAM(on-chip BRAM) 용량의 제한과 DRAM의 비결정론적 지연 시간(Non-deterministic latency)으로 인해 발생하는 양자 제어 시스템 계층의 메모리 병목 현상에 의해 저해되고 있습니다. 이 병목 현상을 해결하기 위해, 우리는 회로 간의 결정론적 타이밍(Deterministic inter-circuit timing)을 보장하면서 파이프라인 방식의 양자 회로 실행(Pipelined quantum circuit execution)을 지원하도록 DRAM과 BRAM을 통합하는 메모리 계층 구조 설계인 Ant-Q를 제안합니다. 우리는 26개의 실제 실험 및 컴퓨팅 회로를 사용하여 Ant-Q를 평가했습니다. 결과에 따르면, Ant-Q는 1Q 및 2Q 무작위 벤치마킹(Randomized Benchmarking)을 위한 심층 회로(Deep circuits)를 지원하며, 실행 시간 대비 회로 로딩 및 판독 업링크(Readout uplink)의 오버헤드를 22.90%~1417.05%에서 거의 0에 가깝게 줄여줍니다. Ant-Q는 현재 QubiC 3.0에 통합되고 있으며, 그 기능의 일부는 이미 사용 가능합니다.