광학 스케일 업 패브릭(Optical Scale Up Fabrics)은 아키텍처가 아닌 제조 공정의 한계에 직면해 있다

올해 초, AMD, Broadcom, Meta Platforms, Microsoft, Nvidia, 그리고 OpenAI는 AI 인프라의 일관성을 확보하고 공동 패키징 광학 (CPO, co-packaged optics) 스케일업 네트워크를 위한 사양을 수립하기 위해 광학 컴퓨팅 상호 연결 멀티 소스 협약 (OCI MSA, Optical Compute Interconnect Multi-Source Agreement)을 결성했습니다. 이들이 합의한 아키텍처는 파장 분할 다중화 (WDM, wavelength-division multiplexing)와 결합된 느리고 넓은 비귀환 제로 (NRZ, non-return-to-zero) 변조 방식입니다. OCI GEN1은 채널당 50 Gb/sec의 속도로 4개의 파장을 지원하여, 광섬유당 방향별로 200 Gb/sec를 제공하며, 로드맵은 광섬유당 방향별로 1.6 Tb/sec까지 확장됩니다.

이 컨소시엄은 AI 네트워킹의 방향성에 대한 아키텍처적 논쟁을 종결지었습니다.

해당 사양은 아키텍처의 첫 번째 단계를 정의하지만, 더 어려운 질문인 '대역폭을 어떻게 계속 확장할 것인가'와 '4개의 파장 이후에는 무엇이 올 것인가'에 대해서는 미결 상태로 남겨두었습니다. 로드맵은 대역폭을 늘리기 위해 동일한 광섬유 인프라에 파장을 추가할 것을 요구하지만, 어떤 제조 방식이 이를 실현할지는 명시하지 않았습니다.

더 많은 파장을 향한 길

선두 주자들은 이미 이 논쟁을 종결지었습니다. OCI MSA의 창립 멤버들은 4개의 파장을 GEN1의 시작점으로 승인했으며, Ayar Labs는 수년 동안 8~16개 파장 경로를 추진해 왔습니다. 또한 Nvidia가 발표한 로드맵인 "Sub-1 pJ/bit 광학 상호 연결을 향한 로드맵 (A Roadmap Toward Sub-1 pJ/bit Optical Interconnect)"은 MSA가 목표로 하는 에너지 목표치에 도달하기 위한 경로로 16개 파장 상호 연결을 모델링하고 있습니다.

slow-and-wide(느리고 넓은 방식)를 사용하기로 한 결정은 비트당 에너지(energy-per-bit)에 근거한 논리입니다. 낮은 심볼 속도(symbol rates)와 단순한 인코딩(encoding)은 서로 맞물려 있습니다. NRZ는 심볼당 1비트를 전송하는 반면, PAM-4는 2비트를 전송하지만 동일한 비트 오차율(BER)을 달성하기 위해 약 3배의 광출력(optical power)이 필요합니다. NRZ는 BER을 충분히 낮게 유지하여 순방향 오류 정정(FEC)을 가볍게 유지하고, 지연 시간(latency)을 엄격하고 예측 가능하게 관리하며, 링크가 에너지 예산 범위 내에 머물 수 있도록 합니다. 전기적 측면에서 보면, 50 GBaud에서의 비트당 SerDes 전력은 100 GBaud일 때의 약 3분의 1 수준입니다.

대역폭이 확장됨에 따라 이러한 영역(regime)이 반드시 보존되어야 하며, 그렇지 않으면 다시 이전 상태로 되돌아갈 수 있습니다. 파장 다중화(Wavelength multiplication)는 링크를 slow-and-wide 영역 내에 유지시키는 반면, 심볼 속도 상승(symbol-rate escalation)은 아키텍처를 해당 영역 밖으로 밀어냅니다. 근저에 깔린 물리학적 원리를 알고 싶은 독자들은 Why 'Optics When You Must' is Now를 참조하십시오.

이제 업계는 파장 수의 증가를 해결된 문제로 취급하고 다음 문제로 눈을 돌릴 수 있습니다. 바로 정밀한 레이저 어레이(laser arrays)를 대량으로 안정적으로 제조하는 문제입니다.

광학 통합의 세 가지 시대

광학 통합(Photonic integration)은 세 가지 제조 시대를 거치며 진화해 왔습니다. 각 시대는 반도체 산업의 모든 전환을 이끌었던 것과 동일한 동력, 즉 비용 절감, 신뢰성 향상, 그리고 산업적 규모의 양산에 의해 추진되었습니다.

첫 번째는 개별 광학 조립(discrete optical assembly) 시대였습니다. 구성 요소들은 특수 소재로 별도로 제작되었고, 수작업으로 정밀하게 정렬되었으며, 개별적으로 패키징되었습니다. 시스템 역량을 확장한다는 것은 더 많은 구성 요소와 더 많은 조립 단계를 의미했으며, 모든 광섬유 부착(fiber attachment)은 비용이 많이 드는 잠재적 실패 지점이었습니다. 수율이 떨어짐에 따라 비용 곡선은 구조적으로 평탄하거나 심지어 부정적인 방향으로 향했습니다.

두 번째 시대는 실리콘 포토닉스 (Silicon Photonics)였습니다. 변조기 (Modulators), 도파로 (Waveguides), 광검출기 (Photodetectors)를 포함한 구성 요소들이 단일 모놀리식 웨이퍼 (Monolithic wafer) 위로 이동함에 따라, 광학 스택 (Photonic stack)의 일부는 반도체 공정의 비용 곡선을 달성할 수 있었습니다. 조립 용량에 따라 확장하는 대신, 실리콘 부분은 단일 흐름 내에서 더 많은 웨이퍼를 가동함으로써 확장할 수 있었습니다. 이러한 돌파구는 실질적이었으나 불완전했습니다. 핵심 구성 요소들을 통합할 수 없었기 때문입니다. 고집스럽게 실리콘이 아닌 III-V 이득 물질 (Gain material)이 걸림돌이었으며, 비용 곡선은 부분적인 상태로 남았습니다. 즉, 가장 까다로운 인터페이스에서 개별 부품 병목 현상에 결합된 대량 생산 파운드리 공정이었던 것입니다. 파운드리 흐름에서는 레이저 (Lasers), 반도체 광증폭기 (SOA), 고속 변조기 (High-speed modulators)가 제외되었습니다.

모든 광학 물질을 단일 웨이퍼 위에 이종 집적 (Heterogeneous integration)하는 세 번째 시대가 마침내 도래했습니다. III-V 이득 물질을 실리콘 포토닉스와 결합함으로써 레이저, 반도체 광증폭기 (SOA), 고속 변조기를 단일 웨이퍼 레벨 공정으로 가져올 수 있게 되었습니다. 완전한 포토닉스 신호 체인 (Photonics signal chain)이 웨이퍼 상에 통합되며, 이득 물질은 웨이퍼 레벨의 비용, 규모 및 신뢰성을 갖춘 웨이퍼 공정 흐름 비용 곡선의 또 다른 단계가 됩니다.

끊임없이 증가하는 통합을 향한 추세는 불가피합니다. 이는 전자 공학에서 CMOS가 겪었던 제조 전환과 같습니다. 즉, 새로운 소자 유형을 흡수하고, 수 세대에 걸쳐 거대한 규모로 복합화되며, 현대 반도체 산업의 토대가 된 단일하고 우아한 공정입니다. 포토닉스 또한 이를 반복하고 있으며, 이는 AI 데이터 센터의 대규모 배포 시점에 맞춰 적절히 이루어지고 있습니다.

파장 계단 (The Wavelength Staircase)

OCI GEN1 사양은 50 Gb/sec NRZ의 4개 파장으로 구성되어, 각 방향당 광섬유(fiber) 하나당 200 Gb/sec를 전달하며, MSA 채널 간격(channel spacing)은 400 GHz입니다. 이는 실용적인 시작점 역할을 합니다. 즉, 양산용 실리콘(production silicon)에서 아키텍처를 입증하고 공급망을 조율하기에는 충분하지만, 광섬유당 더 높은 대역폭을 요구할 차세대 GPU를 지원하기에는 충분하지 않습니다. OCI GEN1은 최대치가 아닌, 첫 번째 최소 다중 파장 표준(multi-wavelength standard)을 설정하는 것입니다.

계단을 올라가는 각 단계는 느리고 넓게 진행되므로, 채널당 전자 장치(per-channel electronics)는 변경되지 않습니다. 밀집 파장 분할 다중화 (DWDM, Dense Wavelength-Division Multiplexing) 단계는 채널 간격이 좁아지는 8개 이상의 파장에서 발생합니다. 시스템 수준의 대역폭은 파장의 수에 따라 확장됩니다. 즉, 레인(lane)과 링(ring)이 많아지더라도 채널당 설계 노력은 변하지 않습니다. 파장 수를 두 배로 늘리면 설계 비용을 두 배로 늘리지 않고도 대역폭을 두 배로 늘릴 수 있습니다. 8개의 파장은 방향당 광섬유 하나당 400 Gbps를 전달하며, 16개는 800 Gbps를 전달합니다. 동일한 광섬유를 통한 양방향 전송(Bidirectional transmission)은 광섬유 수를 더욱 줄여주며, 이 중 어느 것도 더 빠른 SerDes, 더 깊은 FEC, 또는 PAM-4의 전력 및 지연 시간(latency) 페널티를 요구하지 않습니다.

파장은 광섬유당 대역폭의 비용 곡선을 완만하게 만들며, 스케일 업 도메인(scale-up domains)이 오늘날 수십 개의 GPU 규모에서 내일은 수천 개 규모로 성장할 수 있게 합니다. 레이저 소스에서의 다중화(Multiplexing)는 광섬유 수의 증가를 방지하므로, 파장 수가 증가하더라도 커넥터당 광섬유 수가 폭발적으로 늘어나지 않습니다.

더 큰 보상은 단순한 처리량(throughput)보다는 클러스터 크기가 무엇을 가능하게 하느냐에 있습니다. 더 크고, 평탄하며, 지연 시간이 낮은 스케일 업 도메인은 작업 메모리(working memory)를 확장하고, 컨텍스트 윈도우(context window)를 늘리며, 트랜스포머 레이어(transformer layers)를 추가할 수 있게 합니다. 이들은 결합하여 더 깊은 추론(reasoning), 더 적은 네트워크 정체(network stalls), 그리고 더 높은 GPU 활용도(utilization)를 지원합니다. 오늘날의 파장 수 결정은 그 결과로 만들어진 클러스터가 2028년 이후에 어떤 모델을 실행할 수 있는지에 대한 상한선을 설정합니다.

이는 시스템 아키텍트(System Architect)들에게 비트당 에너지(energy per bit), 지연 시간(latency), 파이버당 처리량(per-fiber throughput), 도달 거리(reach)와 함께 여섯 번째 지표를 제공합니다. 바로 동일한 제조 공정(manufacturing flow)에서의 파장 확장 여유(Wavelength-scaling headroom)입니다. 여기서 던져야 할 질문은 공급업체의 광원 아키텍처(light-source architecture)가 재설계(re-engineering) 없이 8개, 16개, 그리고 그 이상으로 확장 가능한가 하는 점입니다. 만약 답변이 '아니오'라면, 이미 2년의 시간 차(delta)가 포함된 재설계 일정이 잡혀 있는 셈입니다.

제조가 곡선을 결정한다

파이버당 방향별 1.6 Tb/sec를 목표로 하는 OCI MSA 로드맵은 이론적으로는 달성 가능합니다. 더 어려운 질문은 어떤 제조 방식이 업계를 그 지점까지 인도할 것인가 하는 점입니다.

개별 레이저(Discrete-laser) 공급망은 하이퍼스케일(hyperscale) 물량을 감당하도록 구축되지 않았으며, 두 가지 구조적 경로 모두 서로 다른 방식으로 동일한 벽에 부딪힙니다.

공유 레이저(Shared-laser) 경로는 결합기 및 분배기 네트워크(combiner-and-splitter network)를 통해 여러 레이저를 결합하여 다중 파장 광원(multi-wavelength source)에 공급합니다. 분배 손실(Splitting losses)은 채널 수에 따라 증가합니다. 네트워크에서 추출되는 출력 채널이 추가될 때마다 레이저는 입력단에서 그만큼의 광출력(optical power)을 보충해야 합니다. 각 레이저는 더 많은 채널에 걸쳐 예산(budget)을 유지하기 위해 더 강하게 작동해야 하며, 구동 전류(drive currents)는 상승하고, 모든 파장 단계에서 신뢰성 마진(reliability margins)은 침식됩니다. 4개 파장에서 작동하는 경제성이 8개, 하물며 16개 파장으로 확장되지는 않습니다.

전용 레이저(Dedicated-laser) 경로는 파장당 하나의 레이저를 사용하며, 개별 광학 부품(discrete optics)과 다중화(multiplexing)할 때 조립 복잡도는 채널 수에 따라 선형적으로 증가합니다. 8개의 파이버를 통해 16개의 파장을 공급하는 단일 모듈은 약 128개의 레이저, 128개의 파이버 정렬(fiber alignments), 그리고 128개의 모니터링 포토다이오드(monitoring photodiodes)를 필요로 하게 됩니다. 각 정렬은 온도 변화, 패키지 응력(package stress), 그리고 수년간의 현장 수명 동안 마이크로미터 단위의 공차(micrometer tolerances)를 유지해야 하며, 고장률(failure-rate) 계산은 모든 인터페이스에서 복리로 증가합니다.

물량이 구속 조건(binding constraint)입니다. 하이퍼스케일 CPO(Co-Packaged Optics)는 수만 개가 아니라 매달 수백만 개의 레이저 소스 유닛을 필요로 할 것이며, 어떤 경로를 택하든 개별 레이저(discrete-laser) 방식은 그러한 물량 규모로 확장될 수 없습니다. DWDM(Dense Wavelength Division Multiplexing)이 배포 가능한 아키텍처로서 정체되었던 이유는 아키텍처 논쟁이 아니라 바로 이것 때문입니다. 아키텍처 논쟁은 결국 여기서 결론이 날 수밖에 없었지만, 공급망(supply chain)은 그렇지 않았습니다.

다음 파장(wavelength)이 더 이상 개별 부품 조립 단계가 아니라 실리콘 포토닉스(silicon photonics) 웨이퍼 위의 또 다른 회로 소자가 되면, 파장을 추가하는 비용은 반도체 학습 곡선(learning curve)을 따르게 됩니다. 이종 집적(Heterogeneous integration)이 바로 그 곡선을 제공하며, OCI 로드맵은 이를 요구합니다.

포토닉스의 CMOS

이종 집적은 실리콘 포토닉스가 탄생 이후 안고 있었던 집적 격차를 해소하는 제조 패턴입니다. III-V 이득 물질(gain materials), 변조기(modulators), 광검출기(photodetectors), 그리고 도파로(waveguides)가 단일 웨이퍼 레벨 흐름(wafer-level flow) 내에서 하나로 결합됩니다.

이것은 CMOS가 전자 공학에서 해낸 방식입니다. CMOS는 트랜지스터 유형, 그다음은 로직, 그다음은 메모리, 그리고 결국 더 큰 기능적 제품군을 모두 동일한 파운드리 흐름(foundry flow) 내에서 흡수하는 단일 산업 공정을 확립했습니다. 각각의 새로운 소자 제품군은 자체적인 비용 곡선을 시작하는 대신 공정의 비용 곡선을 상속받았으며, 이러한 상속이야말로 CMOS가 세대를 거듭하며 복리로 성장할 수 있게 한 핵심입니다. 즉, 기반 공정의 모든 발전이 그 위에 구축된 모든 소자를 개선합니다. 이러한 '무임승차'는 트랜지스터가 아닌 제조 패턴에서 비롯된 것입니다.

SHIP(Scintil Heterogeneous Integrated Photonics)는 포토닉스 소자 집적을 위한 동등한 패턴입니다. 여기서의 주장은 규모의 동등성이 아니라 패턴의 동등성입니다. 포토닉스는 시장 규모로서가 아니라, 제조 전환(manufacturing transition)으로서 CMOS를 반복하고 있는 것입니다.

이러한 패턴은 이미 진행 중입니다. SHIP는 현재 수천만 개의 플러그형 광 트랜시버 (pluggable optical transceivers)를 생산하는 것과 동일한 200mm 웨이퍼 생산 라인 상의 Tower Semiconductor 실리콘 포토닉스 (silicon photonics) 플랫폼에서 구동되고 있습니다. 다음 단계는 300mm 웨이퍼 경로입니다.

이 플랫폼은 이미 레이저 소스 (laser source) 그 이상의 영역에 도달하고 있습니다. OFC 2026에서, 아키텍처적으로 서로 다른 네 곳의 시스템 벤더가 독립적으로 SHIP 확장을 요청했으며, 각기 다른 시스템 목표를 추구하고 있습니다: 더 깊은 트랜시버 통합 (transceiver integration), 고급 광 스위칭 (optical switching), 대규모 고속 변조 (high-speed modulation), 그리고 통합 증폭 아키텍처 (integrated amplification architectures)입니다. 이들은 모두 동일한 근본적 역량을 필요로 했습니다: 순수 실리콘이 제공할 수 없는 광 증폭기 (optical amplifiers) 및 고속 변조기 (high-speed modulators)를 위한 실리콘 포토닉스 흐름 내로의 III-V 통합 (III-V integration)입니다. 이들 중 누구도 동일한 문제를 해결하고 있지 않았으며, 공통 요인은 소자 (device)가 아니라 제조 패턴 (manufacturing pattern)이었습니다.

첫 번째 세대 이후에 오는 것

두 세대 후, 스케일 업 패브릭 (scale-up fabric)은 수천 개의 GPU를 하나의 일관된 컴퓨팅 도메인 (compute domain)으로 묶는 멀티 랙 신호 체인 (multi-rack signal chain)이 됩니다. 4개의 파장 (wavelengths)을 전달하던 광섬유 설비 (fiber plant)는 재작업 없이 16개, 그리고 그다음 단계의 파장들도 전달하게 됩니다. 레이저 (lasers), 변조기 (modulators), 광검출기 (photodetectors), 그리고 광 증폭기 (optical amplifiers)는 모듈로 조립되는 부품이 아니라, 실리콘 포토닉스 웨이퍼 위의 회로 소자 (circuit elements)가 됩니다. 인터커넥트 (interconnect)는 조립의 문제에서 프로세스 노드 (process node)의 문제로 변모합니다. 신호 체인이 더 이상 광섬유 인터페이스 (fiber interfaces)와 재료 경계 (material boundaries)를 가로지르지 않으므로 비트당 전력 (power per bit)은 감소하며, 패키지 에지 (package edge)에서의 대역폭 (bandwidth)은 통합 밀도 (integration density)와 함께 상승합니다.

오늘날 해당 아키텍처를 설계하는 팀들은 이것이 기본값이 되었을 때 아키텍처적 위치를 점하게 될 것입니다. 제조 문제를 뒤로 미루는 팀들은, 문제를 더 일찍 해결한 공급업체를 중심으로 프로그램을 재구축하며 두 세대를 허비하게 될 것입니다.

LEAF Light는 생산 가능성을 입증하는 사례입니다. 이는 단일 칩 DWDM 네이티브 광 엔진(light engine)으로, 마이크로링(microring) 기반 CPO 트랜시버와 호환되는 8개 및 16개 파장 구성으로 시연되었으며, 기존의 생산 라인에서 제조되었습니다. Scintil의 Series B 투자에는 광범위한 생태계 정렬(ecosystem alignment)의 일환으로 Nvidia가 참여했습니다.

OCI MSA는 아키텍처를 확정 지었습니다. 이를 출하하기 위한 경로는 이종 집적 (Heterogeneous Integration)을 통해 이루어집니다.

Matt Crowley는 Scintil Photonics의 최고 경영자(CEO)입니다.