아날로그 인메모리 컴퓨팅 (Analog in-memory computing, IMC)은 메모리 어레이의 고유한 물리적 특성을 활용하여 행렬 연산을 가속화하는 유망한 접근 방식으로 부상했습니다. 그러나 현재까지 대부분의 IMC 아키텍처는 계산이 물리적 시스템의 평형 상태(equilibrium state)에 인코딩되는 선형 대수 워크로드에 집중해 왔습니다. 이러한 원리를 비선형 최적화 (nonlinear optimization)로 확장하는 것은 여전히 어려운 과제이며, 일반적으로 반복적인 선형 연산으로 구성된 반복 알고리즘 (iterative algorithms)에 의존합니다. 본 논문에서는 대규모 다중 입출력 (massive multiple-input multiple-output, MIMO) 시스템의 박스 제약 제로 포싱 (box-constrained zero-forcing, BCZF) 디코딩을 위한 연속 시간 비선형 폐루프 (continuous-time nonlinear closed-loop) IMC 아키텍처를 소개합니다. 제안된 아키텍처는 디코딩 문제를 메모리 어레이와 전력 제한 연산 증폭기 (supply-limited operational amplifiers)로 구성된 비선형 피드백 네트워크의 동역학 (dynamics) 내에 직접 내장하여, 연속 시간 물리적 최적화를 통해 솔루션이 도출되도록 합니다. 우리는 회로의 간결한 분석 모델을 도출하고, 그 궤적 (trajectories)이 등가 에너지 함수를 최소화함을 보여줍니다. 제작된 IMC 칩을 사용한 실험적 에뮬레이션은 최대 16x16 MIMO 시스템에 대해 실제 하드웨어의 비이상성 (nonidealities) 환경에서도 예측된 동역학을 확인시켜 줍니다. 아날로그 하드웨어의 유한한 정밀도를 극복하기 위해, 우리는 혼합 정밀도 반복 정밀화 (mixed-precision iterative refinement) 기법을 선형 대수에서 비선형 연속 시간 최적화로 확장하여 256-QAM을 포함한 고차 변조 방식 (high-order modulation formats)의 신뢰할 수 있는 탐지를 가능하게 합니다. 벤치마크 예측 결과는 초저전력 근사 디코딩부터 고정밀 대규모 MIMO 탐지에 이르는 동작 범위를 나타냅니다. 이러한 결과들을 종합하면, 폐루프 IMC를 평형 기반 선형 대수에서 연속 시간 비선형 최적화로 확장하며, 고정밀 무선 통신을 위한 효율적인 물리적 가속기를 향한 경로를 구축합니다.