고수준 Vitis HLS를 사용한 AWS 클라우드 FPGA 개발 활성화

원문 발행 2026. 11. 05. 02:44원문 언어 영어AI 한국어 번역arXiv cs.AR 원문 보기

요약

본 문서는 고수준 언어를 활용하여 AWS EC2 F2 클라우드 FPGA에서 ML 모델을 개발하는 통합 툴체인을 제시합니다. 이 워크플로우는 Vitis HLS부터 HDK, AFI까지 연결되며, 오류 국소화를 위한 4단계 방법론과 코딩 에이전트 구현 방안을 포함하여 설계 및 디버깅 과정을 지원합니다.

핵심 포인트

고수준 언어를 이용한 AWS 클라우드 FPGA ML 개발 툴체인 제시
Vitis HLS, HDK, AFI를 아우르는 통합 워크플로우 구현
FPGA 특정 오류 국소화를 위한 4단계 방법론 도입 (PyTorch부터 물리적 FPGA까지)
코딩 에이전트가 사용자 지침에 따라 FPGA 설계를 효과적으로 구현 가능하게 함

우리는 고수준 언어로부터 AWS EC2 F2 클라우드 FPGA 인프라에서 ML 모델을 개발하기 위한 툴체인을 제시합니다. 이 툴체인은 완전한 Vitis HLS부터 HDK, AFI로 이어지는 워크플로우를 구현하며, 이는 지난 8년간 AWS FPGA가 사용 가능했음에도 불구하고 학술 문헌에서는 부재했던 부분이었습니다. 우리는 FPGA 특정 회로 오류를 포함하여 오류를 국소화하는 데 도움을 주기 위한 4단계 방법론(FP32 PyTorch, 비트 정확도 양자화된 Python, HLS C 시뮬레이션, 물리적 FPGA)을 도입합니다. 이 도구들을 종합하면 코딩 에이전트가 사용자 지침에 따라 FPGA 설계를 효과적으로 구현하고 필요한 경우 테스트 및 디버깅할 수 있게 됩니다. 우리는 배포 워크플로우, 타이밍 클로저 전략, 그리고 결정적인 역할을 한 실용적인 HLS 엔지니어링 결정을 문서화합니다. 주소 개체명 인식(Named Entity Recognition)을 위해 파인튜닝된 TinyBERT를 사용하여 검증했으며, FPGA 하드웨어에 임베딩 레이어와 4개의 인코더 레이어 중 첫 번째 부분을 구현했습니다. 우리의 구현은 가중치를 호스트 DRAM으로부터 스트리밍받아 CPU/GPU 구현에 비해 낮은 성능을 보였으며, 이에 대해 순방향 경로(forward paths)를 논의합니다.

AI 자동 생성 콘텐츠

원문 바로가기

고수준 Vitis HLS를 사용한 AWS 클라우드 FPGA 개발 활성화

요약

핵심 포인트

댓글